2.1 IA-32 架构基本概念
1.中央处理(CPU)除了包含寄存器之外还包含哪些其他基本部件？
CPU包含一个高频时钟，一个算术逻辑单元，一个控制单元，以及数量有限的寄存器
时钟主要用于将CPU内部的操作和其他系统部件同步。（how？）
控制单元（CU)协调执行机器指令时各个步骤的次序。
算术逻辑单元（ALU)执行加法和减法之类的算术运算以及AND.OR.NOT之类的逻辑操作（没有乘除？）
是否可以理解为CPU就是加减和NOT AND OR?
2.中央处理器使用哪三种总线同计算机的其他部分相连接？
地址总线，控制总线，数据总线。
数据总线：在CPU和内存之间传送指令和数据。输入输出设备的数据如何传送的？？
控制总线：使用二进制信号对连接到系统总线上的所有设备的动作进行同步。
地址总线：当和内存进行数据交互的时候，地址总线保存指令和数据的地址。
3.为什么访问存储器比访问寄存器要花费更多的机器周期？
存储器的速度比CPU慢的多，因此访问存储器，CPU需要等待一个或者几个时钟周期。
4.指令执行周期中的三个基本步骤是什么？
取指令，解码，以及执行。
5.当使用内存操作数时，指令执行周期中海需要那两个额外的步骤？
取操作数，存储输出操作数
6.在指令执行周期的那个阶段中，程序计数器的值会增加？
控制单元取得指令，将其从存储器拷贝到CPU中并增加程序计数器的值。因此取指令的时候，PC的值将增加。
7.给出流水线执行的定义
PS:这个地方中译版有个地方翻译的不准确，按照原文，应该是386将一个指令执行分解为6个阶段，486才引入流水线技术。
intel的文档说386支持并行，486引入流水线，具体细节有待研究。
通常情况下，一条指令的执行可以分解成6步（386），CPU将一步一步的执行这些步骤，但是下一条指令并不需要等上一条6步全部执行完成后
再开始。可以当第一条指令的第一步执行完成后，在执行第一条指令第二步的时候，并发执行第二条指令的第一步。这就是流水线技术。
关于I386的6步，摘录如下：
1.总线接口单元BIU，访问存储器并提供输入输出
2.代码预取单元CPU（code prefetch unit）：从BIU接收机器指令并将其插入到CPU内部的指令队列。
3.指令解码单元：将队列中的指令进行解码，翻译成微代码
4.执行单元：执行解码后的微代码
5.分段部件：将逻辑地址转换成线性地址并进行保护检查。
6.分页部件：将线性地址转换为物理地址，进行页保护检查并保留一个最近访问页的列表。
8.在5级非流水线处理器中，执行两条指令需要多少时钟周期？
对于K级的处理器，执行n条指令需要（n*k)个时钟周期。因此需要10个周期。
9.在5级单级流水线处理中，执行8条指令需要多少时钟周期？
对于单级流水线，k级处理器执行n条指令需要k+(n-1)=12 个周期
10.什么是超标量处理器？
两条以上的流水线，使得两条指令能够同时处于同一个执行阶段。
针对单流水线，如果某个阶段执行操作一个周期，那么将造成瓶颈。
针对某个K级处理器，如果某个阶段需要2个周期，那么执行N条指令需要 k+2n-1 个周期
如果将需要2个周期的地方扩充到2个流水线，u和v，那么直接导致 k+n出现。
PS:教材按照简化版本分析，貌似intel的处理多个阶段都可以并行处理。
11.假设5级双流水线处理器中有一个阶段的执行周期需要两个时钟周期，执行10条指令需要多少时钟周期？
k+n = 5+10 = 15
12.当程序运行时，OS从磁盘的文件目录项中读取哪些信息？
文件大小以及在磁盘驱动器上的物理位置。
13.程序装入内存后如何开始执行？
程序装入内存后将程序的大小和位置等信息登记在一张表中。OS执行一条分支转移指令，使CPU在程序的第一条机器指令处开始执行。
14.试给出多任务的定义？
操作系统能故同时运行多个任务。任务和进程并不等价。OS给每个人物分配一个时间片，轮流激活执行这些程序。
15.OS调度程序的功能是什么？
任务切换？？
16.当处理器从一个任务切换到另一个任务的时候，必须保存第一个任务的那些值？
处理器中寄存器的内容，任务变量和程序计数器够构成。
